FPGAを用いたFDTD法による電磁界計算の高速化の検討*

Study on high speed calculation of electromagnetic simulation by FDTD method using FPGA

高橋 丈博 Takehiro TAKAHASHI**

Abstract

To understand the change of electromagnetic effect quickly due to parameter change, high speed calculation of FDTD method is studied. In this study the FPGA (field programmable gate array) which is a programmable hardware logic circuit is employed to calculate iterated calculation part of FDTD method. From the comparison of calculation speed between CPU and FPGA using 1st order FDTD, same performance is investigated by hardwererization of whole iteration part of FDTD calculation.

Keywords: electromagnetic simulation, numerical calculation, FDTD method, FPGA, high speed calculation

1. まえがき

電子機器の高速化,高機能化に伴い,機器内部の電気信号 の高周波化が進み,電磁ノイズなどによる信号品質の低下や, 放射ノイズの増加などが生じている。また,電磁的な現象も 複雑になり,問題の解決に時間がかかっている。

電磁的な現象の解決方法の1つとして,計算機による電磁 界シミュレーションが活用されている。電磁界シミュレー ションを使って,電気信号の伝送の様子,周囲への干渉の様 子,放射の様子などを計算することで,波形の歪や電磁干渉 の程度などを見積もったり,波形を可視化したりすることが でき,波形歪の改善や電磁干渉の低減などに役立てることが できる。また,電磁界シミュレーションの結果を可視化する ことは,電磁界の現象を直観的に理解することにつながるた め,教育的な効果も高いと考えられる。

ここで、電磁界シミュレーションを使って電子機器の物理 的な構造と電磁的な振る舞いとの関連を把握する場合,配線 や筐体形状などのパラメータを変化させて、電磁界の変化を 調べることが多いが,計算に時間がかかると、パラメータの 変化と現象の変化との関連を直観的につかみにくくなり、ノ イズ低減の対策も進みにくくなるのではないかと思う。

そこで、今回電磁界シミュレーションの高速化を試すことに した。計算の高速化には様々な方法が考えられる。スーパー コンピュータや並列計算で、CPUによる計算を早くする方 法, DSPやGPUなどの高速計算ボードを利用する方法などが 考えられる。青木ら¹はGPUを用いて3次元FDTD法を実装 し、さらに高速表示を実現するためのモデルを提案し実現し ている。翁ら²⁾はFPGAに熱拡散シミュレーションやFDTD シミュレーションを実装し、メモリアクセス評価をし、デー タストリームの量を増やし本数を減らすことで計算性能の向 上が見込めることを示している。さらに、平井ら³は大規模 科学計算のためのマルチ FPGA システムにおけるモジュール 配置の最適化をSAで行うなどの試みを行っている。これら の知見はとても有益であるが、計算性能や効率向上が目的で、 計算結果の利用を見据えたものではない。本研究では、基本 的に計算結果を設計に反映させるために有効なシステムを目 指すことにする。

** 拓殖大学工学部

今回は、FPGAを利用した計算の高速化を試した。本来 は、いろいろな方法を使って比較すべきであるが、現在は、 FPGAによる計算高速化の可能性を調べることや、進化の著 しいFPGAの計算法を確かめるなどの目的もある。また、結 果を表示する場合、ハードウェアから直接画像で結果を表示 することができれば、計算から表示までのトータルの速度を 高速化できる可能性もあり、今回はFPGAによる計算高速化 を試した。

2. FDTD法の概要[4-5]

電磁界の計算機シミュレーション手法は様々あるが,基本 となるのは電磁界の振舞いを表すマックスウェル方程式で, 積分領域の方程式を基にした周波数領域の解法と微分形式の 方程式を基にした時間領域の解法との2つに大きく分けられ る。前者に代表されるのがモーメント法で,計算は対象物を 分割したセグメント同士となるので,ある程度範囲が限定さ れるが,プログラムには複雑な数値計算が含まれる。一方, 後者に代表されるのがFDTD法で,後に述べるような単純な 差分計算を解析空間内で繰り返す。単純計算を繰り返す方法 はハードウェアにより高速化が期待できるため,本研究では FDTD法を利用することにする。

FDTD法は,解析空間をYee格子と呼ばれる格子状に区切り,交点に離散的な電界あるいは磁界を配置する。空間の電磁界の伝搬の様子は次のマクスウェル方程式の回転の式によって計算できる。

$$\nabla \times \mathbf{E} = -\frac{\partial \mathbf{B}}{\partial t} \qquad (1)$$
$$\nabla \times \mathbf{H} = \mathbf{J} + \frac{\partial \mathbf{D}}{\partial t} \qquad (2)$$

電界と磁界の格子を半セルずらすことによって,電界の回 転の中心に磁界,磁界の回転の中心に電界を配置することが できる。

3次元モデルにおける Yee 格子の一部を図1に示す。図1 (a) の格子は,格子の辺の中心に,辺の方向の電界成分を持って いる。例えば,下奥の四角で囲んだ*Ex*成分を計算するには, 半セルずらした磁界の格子(図中の四角)の辺の中心に配置 されている磁界成分*Hy*, *Hz*を使い,次の式で計算する。

^{*} 原稿受付 2020年10月27日

$$E_x^n\left(i+\frac{1}{2},j,k\right) = \alpha_e E_x^{n-1}\left(i+\frac{1}{2},j,k\right) + \beta_e\left[\frac{\Delta H_z^{n-\frac{1}{2}}}{\Delta y} - \frac{\Delta H_y^{n-\frac{1}{2}}}{\Delta z}\right]$$
(3)

但し

$$\begin{split} \Delta H_z^{n-\frac{1}{2}} &= \Delta H_z^{n-\frac{1}{2}} \left(i + \frac{1}{2}, j + \frac{1}{2}, k \right) - \Delta H_z^{n-\frac{1}{2}} \left(i + \frac{1}{2}, j - \frac{1}{2}, k \right) \end{split} \tag{4} \\ \Delta H_y^{n-\frac{1}{2}} &= \Delta H_y^{n-\frac{1}{2}} \left(i + \frac{1}{2}, j, k + \frac{1}{2} \right) - \Delta H_y^{n-\frac{1}{2}} \left(i + \frac{1}{2}, j, k - \frac{1}{2} \right) \end{aligned} \tag{5}$$

ここで, nは時刻で1つ前の時刻の*Ex*に, 1/2前の時刻の *Hy*, *Hz*の回転を差分を使って計算し, 加えている。αe, βeは 係数, Δy, Δzは格子の大きさを表す。*Ey*, *Ez*も同様に計算す る。

同じく,図1(b)の格子では左側の面の中央にある四角で囲んだ*Hxを*,それを囲む*Ey*,*Ez*の回転から計算するための配置を表したものである。計算式は次の通り。



但し

$$\Delta E_z^n = \Delta E_z^n \left(i, j+1, k+\frac{1}{2} \right) - \Delta E_z^{n-\frac{1}{2}} \left(i, j, k+\frac{1}{2} \right)$$
(7)
$$\Delta E_y^n = \Delta E_y^n \left(i, j+\frac{1}{2}, k+1 \right) - \Delta E_y^n \left(i, j+\frac{1}{2}, k \right)$$
(8)

同様に, Hy, Hzも計算できる。

このように、時刻を1/2ずつ進めながら、電界E、磁界H をそれぞれ計算してゆく。

3. FPGAについて

今回は、Xilinx社のFPGAであるZynq-7000を搭載した、 Digilent社のZyboボードを使って検討を行った^{6.7)}。FPGA では、以前よりFPGA上にCPUを構成し、さらに周辺回路 を構成して接続することにより、CPUで動かすソフトウェア と構成するハードウェアとで協調させて動作させ、バランス のとれたシステムをつくることができる点が特徴の1つだっ た。Zynqはそれをさらに進め、最初からCPUであるARM Cortex-A9を2個搭載しており、関連するコントローラやペ リフェラルなどもあらかじめ用意されている。この部分はPS (Processing System) 部と呼ばれている。一方、自由に回路 を構成できるPL (Programmable Logic) 部もあり、PS部と PL部は汎用のAXIポートによって接続することができる。

本ボードを利用すると、CPU上でプログラムだけを動かす こともできるし、プログラムの一部を回路で表現し、CPUの プログラムから関数のように計算回路に数値を渡し、計算結 果を受け取るという処理ができる。そこで、回路化する部分 を変えながら、どの程度の高速化が見込めるかを試すことが できる。

問題は計算の回路化である。まず、回路による計算では、 浮動小数点計算が苦手であるため、浮動小数点計算は避けて 計算を行いたい。そこで、計算の桁を操作し、浮動小数点計 算をしないで、FDTD法の計算をする工夫を行った。

次の問題として、計算を回路化する方法である。0から作成 するのは困難であると考え、Xilinx社が提供する、高位合成 ツールを利用することにより、Cプログラムで作成されている 計算を回路に自動変換することにした。このツールを使うと、 変換された回路はIPと呼ばれる1つの部品として登録され、 CPUに簡単に接続することができ、プログラムからの簡単に 呼び出すことができる。高位合成にはXilinx社のVivado HLS 2018.3、FPGAの全体の構成や動作は同じくVivado 2018.3を 使って行った。

4. 1次元 FDTD 法による検討

4.1 プログラムの修正

文献⁵⁾に掲載されている1次元FDTDのサンプルプログラ ムを使い,FPGAで実行させた。 プログラムのフローを図2に示す。このフローは基本的に 計算する次元数には依存しない。まず,初期設定で空間配列 の確保とパラメータの準備を行う。メインルーチンでは、空 間内の電界の更新を行い、時間を半ステップ進める。境界の 処理を行い、磁界の更新を行って、時間を半ステップ進める。 これを終了時間になるまで続ける。

文献⁵⁾にある解析モデルを図3に示す。長さ2mの1次元の 空間を1000分割し、中心付近の500~550に比誘電率 ε_r =3の 誘電体を配置し、その他は自由空間として設定している。100 の位置に幅20のガウシアンパルスを印加し、その時間変化を 計算している。境界処理にはMurの1次元吸収境界を用いて いる。

サンプルプログラムはFortranで記述されていたため、ま ずC言語に書き換え、同様の結果が得られることを確かめた。 これらのプログラムは浮動小数点演算で計算されている。こ れを、少なくともメインルーチンにおいて整数計算にするた め、次の処理を行った。

・メインルーチンで使用する変数をint型にした

・ガウシアンパルス信号は電界の振幅が1V/mのため、磁 界の振幅も考慮し10⁶倍とした



図2 FDTD法プログラムのフロー

・係数で1以下や、1以下の数が必要なものは、あらかじめ 大きくしておき、係数をかけたところで、全体を小さく する処理をした

まだ十分ではないが,このような処理を行うことにより, 整数計算でも,ある程度計算精度を保って計算できると考え られる。



4.2 プログラムの実行

プログラムの動作と、FPGAの動作を確認するため、ZYBO ボードでCPUだけを使い、プログラムを実行した。FPGAを 設計するツール Vivadoを使い、CPUだけを配置して回路を 生成すると、CPUだけが動作する回路が作られる。Vivado付 属のSDK ツールを起動し、CPUでプログラムを実行する。

C言語で書き直したサンプルプログラムと,それを整数計 算処理したものについて,時刻100と700における,電界の 分布を図4,5に示す。図5の整数計算の方は,印加信号の大 きさを10⁶倍しているため,大きな値となっているが,相対



図4 浮動小数点計算によるサンプルプログラムの動作結果



図5 整数計算によるサンプルプログラムの動作結果

的には両者ほぼ一致している。

文字の表示に時間がかかるため, printf文を除いて, 両者 の動作時間をプログラムに埋め込んだXTime() 関数で計測し たところ浮動小数点計算が295ms, 整数計算が273msでほと んど差がなかった。

4.3 計算の回路化

図2の計算フローにおいて, 電界や磁界の更新は, 単純な 加減算と乗算によるものである。例えば, 電界の更新計算関 数e_cal()は図6のようなプログラムである。ここで, exは電 界のx成分の配列, hyは磁界のy成分の配列, ae, beは係数 である。配列や係数は全て外部変数のため, 引数や返り値は ない。この計算を, 高位合成によって回路化する⁷⁾。

高位合成ツール Vivado HLSでは、プログラムの中の関数と して記述した指定部分を回路化し、IP (Intellectual Property) と呼ばれる部品として使えるようになる。IP 化するとPS部 と内部のバスを通して接続でき、変数のやり取りも便利にな る。

今回は、まずe_calの中の、exを計算する1行分を高位合成 し、図6のfor文から呼び出すことで計算の動作を確かめた。 CPUの動作するPS部とIPとの接続は、AXI-Liteバスで接続 した。IPは次の手順で呼び出し、実行する。

- 1) あらかじめ、初期化をする。
- 2) 引数をセットする。
- 3) IPをスタートさせる。
- 4) 終了を待つ
- 5) 返り値を読みだす

必要な関数は全てVivadoによって用意される。

実行した結果,図5と同じ波形が出力され,正しく動作していることを確認した。動作時間は3737msとなり,CPUだけで計算した場合(273ms)に比べ,14倍の時間がかかってしまった。これは、引数のセットや読み出しに時間がかかってしまっていることが考えられる。



図6 電界更新関数 e_cal()

次に、図2の電界の更新から磁界の更新及び時間を半ステッ プ進める部分、すなわち、ある時刻における線路上の全ての 電界・磁界の更新を行う部分を回路化して比較を行った。線 路は1000分割されているので、1000回のループが2回とな る。回路化にあたり、そのまま回路を生成する場合と、ルー プを PIPELINE 化する場合と、ループを全て個別の回路に展 開する場合について比較した。このうち、ループを全て展開 する場合は、素子数が不足し、回路構成ができなかった。動 作を確かめられた前者 2 つの場合について動作時間を比較し たところ、そのままの場合が 2403ms、PIPELINE 化した場合 が 2244ms となり、ほぼ同程度となった。1 回の計算を行う回 路に比べ、1/3 の時間となったが、まだ CPU だけの計算時間 の 10 倍である。

最後に,上記の計算を2000ステップ繰り返し計算する部分 をそのまま回路化した。その結果,計算時間は241msとなり, CPUだけの計算と同等の計算時間となった。この回路を,素 子が不足しない程度に並列化できれば,さらに計算時間を短 くできると考えられる。

また,データのやり取りに外部メモリを使ったり,表示を ハードウェアによって直接行うなどにより,高速な計算と表 示を実現できると考えられる。

5. まとめ

本研究では、電磁界解析法の1つであるFDTD法のプログ ラムの高速化を検討するため、FPGAを使ったFDTDプログ ラムの計算のハードウェア化を行った。FDTDプログラムを 整数で計算できるようにし、計算を行うプログラムをハード ウェア化して、正しく動作することを確認した。また、繰り 返し部分全体をハードウェア化することによって、CPUと同 程度の計算速度を得ることができた。

今後は,変数をメモリに格納し,データ転送をなくすこと や、2次元、3次元FDTDの高速計算,結果を表示する回路 の作成などを行ってゆく。

参考文献

- 青木他: "GPUを用いた3次元FDTD法による電磁界シ ミュレーショの高速な可視化処理の実装", 信学技報, CPSY2013-05, pp. 35-40 (2013)
- 3約他: "高位合成ベースFPGAアクセラレータにおける ステンシル計算用メモリプロファイリングフレームワー ク",信学技報,RECONF2014-11, pp. 55-60 (2014)
- 3) 平井他: "マルチFPGAシステムにおける演算モジュー ルの配置手法の検討", 信学技報, VLD2013-118 (2014)
- 4) 山下:電磁波問題解析の実際,電子情報通信学会(1993)
- 5) 字野,何,有馬:数値電磁界解析のためのFDTD法―基 礎と実践―,コロナ社 (2016)
- 岩田, 横溝: FPGAパソコンZYBOで作るLinux I/Oミ ニコンピュータ, CQ出版社 (2016)
- 7) 小林: FPGA プログラミング大全, 秀和システム (2016)