WEKO3
アイテム
FPGAを用いたFDTD法による電磁界計算の高速化の検討
https://takushoku-u.repo.nii.ac.jp/records/481
https://takushoku-u.repo.nii.ac.jp/records/481a43e183e-2b0a-4a9d-be3d-4a28be4a5e36
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
FPGAを用いたFDTD法による電磁界計算の高速化の検討 (1.3 MB)
|
|
| Item type | 紀要論文 / Departmental Bulletin Paper(1) | |||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2021-04-16 | |||||||||||||
| タイトル | ||||||||||||||
| タイトル | FPGAを用いたFDTD法による電磁界計算の高速化の検討 | |||||||||||||
| 言語 | ja | |||||||||||||
| タイトル | ||||||||||||||
| タイトル | Study on high speed calculation of electromagnetic simulation by FDTD method using FPGA | |||||||||||||
| 言語 | en | |||||||||||||
| 言語 | ||||||||||||||
| 言語 | jpn | |||||||||||||
| キーワード | ||||||||||||||
| 言語 | en | |||||||||||||
| 主題Scheme | Other | |||||||||||||
| 主題 | electromagnetic simulation | |||||||||||||
| キーワード | ||||||||||||||
| 言語 | en | |||||||||||||
| 主題Scheme | Other | |||||||||||||
| 主題 | numerical calculation | |||||||||||||
| キーワード | ||||||||||||||
| 言語 | en | |||||||||||||
| 主題Scheme | Other | |||||||||||||
| 主題 | FDTD method | |||||||||||||
| キーワード | ||||||||||||||
| 言語 | en | |||||||||||||
| 主題Scheme | Other | |||||||||||||
| 主題 | FPGA | |||||||||||||
| キーワード | ||||||||||||||
| 言語 | en | |||||||||||||
| 主題Scheme | Other | |||||||||||||
| 主題 | high speed calculation | |||||||||||||
| 資源タイプ | ||||||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||||||||
| 資源タイプ | departmental bulletin paper | |||||||||||||
| 種別 | ||||||||||||||
| 値 | 研究速報 / Short Note | |||||||||||||
| 著者 |
高橋, 丈博
× 高橋, 丈博
|
|||||||||||||
| 抄録 | ||||||||||||||
| 内容記述タイプ | Abstract | |||||||||||||
| 内容記述 | To understand the change of electromagnetic effect quickly due to parameter change, high speed calculation of FDTD method is studied. In this study the FPGA (field programmable gate array) which is a programmable hardware logic circuit is employed to calculate iterated calculation part of FDTD method. From the comparison of calculation speed between CPU and FPGA using 1st order FDTD, same performance is investigated by hardwererization of whole iteration part of FDTD calculation. | |||||||||||||
| 言語 | en | |||||||||||||
| 書誌情報 |
拓殖大学理工学研究報告 en : Bulletin of science and engineering, Takushoku University 巻 18, p. 35-38, 発行日 2021-03-31 |
|||||||||||||
| 出版者 | ||||||||||||||
| 出版者 | 拓殖大学理工学総合研究所 | |||||||||||||
| ISSN | ||||||||||||||
| 収録物識別子タイプ | PISSN | |||||||||||||
| 収録物識別子 | 09198253 | |||||||||||||
| 著者版フラグ | ||||||||||||||
| 出版タイプ | VoR | |||||||||||||
| 出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||||||||||
| 日本十進分類法 | ||||||||||||||
| 主題Scheme | NDC | |||||||||||||
| 主題 | 427 | |||||||||||||
